抢答器EDA实验报告

1、四人参赛，每人一个按钮，主持人一个按钮，按下就复位使得所有输出无效，抬起时开始抢答。 2、每人一个发光二极管，抢中者灯亮。

3、用一个数码管计时，0、1、2、3、4、5、6、7、8、9。 4、抢答开始时，优先抢答者灯亮，并有10秒的时间回答，自己的发光二极管始终亮，若计时到9时无回答，则答题无效，灯熄灭，抢答重新开始。

二、实验电路设计图及实验原理

由三部分组成，第一部分为抢答器，此部分为关键，实现四人的抢答 优先判断功能；第二部分为计时器，对答题者限制时间，从抢答开始

必须在10秒内回答；第三部分为七段译码器，是计时器的输出连接 到实验箱的七段数码管的各个管脚上。各个部分器件的设计如下： 其中QIANGDA器件：

其中调用了元件kongzhi：

其中又调用了元件suo：

以上整个QIANGDA部分用图表示相当于：

SA、SB、SC、SD为四位抢答者的输入，R为主持人的输入，QA、 QB、QC、QD为四个抢答者的输出。当初始状态时，主持人按下复 位键，锁存器R输入为0，所有输出均为0，则B端均为1；开始抢 答后，主持人抬起复位键，所有R输入变为1，等待抢答；当第一个人抢答后，其锁存器的S端输入为0，则其输出变为1，同时所有B端变为0，所有S端变为1，使四个锁存器均维持原值，即优先抢答者输出仍为1，其他三人无论输入如何其输出均为0，实现抢答功能。 其中JISHI器件：

此部分为计时功能，当有人抢答开始，从0计时，每个时钟上升沿时计数加1，到9后计时结束。 其中QIDUAN器件：

D为四位输入，Q为七位输出，从高位到低位分别于七段译码器的a~g相连。当D为0时，使七段数码管输出0，当D为1时，使七段数码管输出1……当D为9时，使七段数码管输出9。 三、测试结果 管脚锁定：

下载到实验箱上时，时钟信号CLK锁到管脚122，四个抢答者的输入端SA、SB、SC、SD分别锁到管脚86、87、88、89，主持人输入端锁到管脚72，四个输出QA、QB、QC、QD分别锁到管脚41、39、38、37，Z锁到管脚8使一个数码管工作，Q6锁到管脚51，Q5锁到管脚49，Q4锁到管脚48，Q3锁到管脚47，Q2锁到管脚46，Q1锁到管脚44，Q0锁到管脚43，使数码管显示示数。 下载到实验箱验证：

1、当主持人的键按下时，无论四个抢答者的输入如何，所有输出均无效，灯不亮。

2、当主持人的键抬起时，抢答开始，第一个抢答者的灯始终亮，其他三人无论之后输入如何，其灯均不亮。

3、优先抢答者抢到后开始回答时，数码管的计时开始，从0开始，若在10秒内有回答，主持人马上按下复位键，计时器回到0，且所有抢答者的输出均变为0，即灯均熄灭，进入下一轮抢答。 4、优先抢答者抢到后开始回答时，数码管的计时开始，从0开始，若在10秒内无回答，数码管计时到9后所有抢答者的输出均变为0，灯熄灭，进入下一轮抢答，且计时器回到0。但此处存在一个不足：此时主持人的复位键无用，所有输出自动清零了。 四、实验总结

本次实验遇到了一些困难，通过不断的修改以及查资料，最终解决了一个个困难设计出了四人抢答器，基本实现了其功能，不过也存在不完善的地方。总的来说这次综合实验学到了很多知识，比如component语句在VHDL中的调用功能，反馈电路的运用，锁存器的输出Q和QN并不是严格相反等等。基本功能均能实现，但存在不足：优先抢答者抢到后开始回答时，数码管的计时开始，从0开始，若在10秒内无回答，数码管计时到9后所有抢答者的输出均变为0，灯熄灭，进入下一轮抢答，且计时器回到0。但此时主持人的复位键无用，所有输出自动清零了。