电子秒表

电子课程设计

——电子秒表

学院：电子信息工程学院 专业班级： 姓名： 学号： 指导教师： 2014年12月

目 录

一、设计任务与要求----------------------2 二、总体框图----------------------------2

1.结构框图--------------------------2 2.设计方案--------------------------2 三、选择器件----------------------------3

1.数码管 ---------------------------3 2.555 定时器 -----------------------3 3.计数器74LS160--------------------5 四、功能模块----------------------------7

1.十进制计数器----------------------7 2.60 秒计数-------------------------7 3.脉冲源----------------------------8 4.连续/暂停模块---------------------9 5.蜂鸣器控制模块--------------------9 五、总体设计电路------------------------9

1.总体电路图------------------------9 2.硬件部分-------------------------10 六、结论与心得-------------------------11

1

电子秒表

一、设计任务与要求

1、设计部分由0.1s位、s个位、s十位和min个位四个计数器组成。技术范围：0-10min，精度为0.1s。

2、秒表具有清零、计时、暂停三种工作状态。用两个按键控制，按键1第一次按下时计时开始，第二次按下时清零；按键二第一次按下时暂停，第二次按下时继续计时。

3、脉冲源可通过555多谐振荡器提供。

4、每隔30s蜂鸣器响一声(每次响1s)。

二、总体框图

1、结构框图

总体框图，如图2-1。

蜂鸣器

10进制计数器 60进制计数器 清零装置 10进制计数器 脉冲源(555) 暂停/连续 图2-1 总体框图

2、设计方案

（1）十进制、六十进制电路

方案一：可用74LS160、161、162、163实现计数功能，只能实现加法； 方案二：用74LS190、191、192、193实现计数功能，可以加可以减，可以 进位、可以借位。

电子秒表只需要实现加法，用不到减法和借位，所以此处选择方案一中的

2

74LS160计数器。 （2）暂停功能电路

方案一：用SR触发器，SR触发器属低电平直接触发的触发器，有直接置位，复位的功能。可使其在停止后能够依然保留数字而不马上归零；

方案二：用D触发器，D触发器具有保持功能，不会因为前后的变化而改变，因此可以通过它实现“单开关保持清零功能”。

SR触发器自己比较熟悉，所以选择方案一用SR触发器实现暂停功能。 （3）脉冲源

通过555定时器改装的多谐振荡器发出的脉冲频率要更准确，所以用555多谐振荡器设计一个10HZ电路，即精度为0.1s。

（4）蜂鸣器部分 通过组合逻辑电路实现。

三、选择器件

1、数码管

数码管是一种由发光二极管组成的断码型显示器件，如图3-1。

U13DCD_HEX

图3-1 数码管管脚图

数码管里有八个小LED发光二极管，通过控制不同的LED的亮灭来显示出不同的字形。数码管又分为共阴极和共阳极两种类型，其实共阴极就是将八个LED的阴极连在一起，让其接地，这样给任何一个LED的另一端高电平，它便能点亮。而共阳极就是将八个LED的阳极连在一起。

2、555定时器

555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555。555定时器的电源电压范围宽，可在4.5V~16V工作。555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现本设计所需的单稳态触发器。它内部包括两个电压比较器，三个等

3

值串联电阻，一个RS触发器，一个放电管T及功率输出级。它提供两个基准电压VCC/3和2VCC/3，其逻辑框图，如图3-2；内部原理结构图如图3-3。

1234 图3-2 555逻辑框图 D VCC8RD4 VCTH55KV1+-A1R&Q13Q6 C5KTL2 V25K+-A2&SQDT71VSS图3-3 555定时器内部原理结构图 （1）各个引脚功能 B1脚：外接电源负端VSS或接地，一般情况下接地。 8脚：外接电源VCC，双极型时基电路VCC的范围是4.5~16V，CMOS型时基电路VCC的范围为3~18V。一般用5V。 3脚：输出端Vo。 2脚：TL低触发端。 6脚：TH高触发端。 A 4 1234

4脚：RD是直接清零端。当RD端接低电平，则时基电路不工作，此时不论

TL、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。

5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。

7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。 （2）功能表

21在1脚接地，5脚未外接电压，两个比较器A1、A2基准电压分别为VCC,VCC33的情况下，555定时器的功能表如表3-1。

表3-1 555定时器的功能表

清零端RD 0 1 1 1 高触发端TH  2VCC 32VCC 32VCC 3低触发端TL  1VCC 31VCC 31VCC 3Qn+1 0 0 1 Qn 放电管T 导通 导通 截止 不变 功能 直接清零 置0 置1 保持 3、计数器74LS160

计数器74LS160的逻辑符号图如图3-4；其内部原理图如下图3-5 。

U13456710912ABCDENPENT~LOAD~CLRCLKQAQBQCQDRCO141312111574LS160D

图3-4 计数器74LS160逻辑符号

5

图3-5 74LS160内部原理图

计数器74LS160逻辑功能表，如表3-2。

表3-2 74LS160逻辑功能表 CP × 脉冲 × × 脉冲 CLR LD EP ET ×× ×× 0 1 × 0 1 1 工作状态 置零 预置数 保持 保持（RCO=0） 计数 0 1 1 1 1 × 0 1 1 1 由逻辑图与功能表知，在CT74LS160中LD为预置数控制端，D0-D3为数据输入端，C为进位输出端，RD为异步置零端，Q0-Q3位数据输出端，EP和ET为工作状态控制端。

当RD=0时所有触发器将同时被置零，而且置零操作不受其他输入端状态的影响。当RD=1、LD=0时，电路工作在预置数状态。这时门G16-G19的输出始

6

终是1，所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。当RD=LD=1而EP=0、ET=1时，由于这时门G16-G19的输出均为0，亦即FF0-FF3均处在J=K=0的状态，所以CP信号到达时它们保持原来的状态不变。同时C的状态也得到保持。如果ET=0、则EP不论为何状态，计数器的状态也保持不变，但这时进位输出C等于0。当RD=LD=EP=ET=1时，电路工作在计数状态。从电路的0000状态开始连续输入10个计数脉冲时，电路将从1010的状态返回0000的状态，C端从高电平跳变至低电平。利用C端输出的高电平或下降沿作为进位输出信号。

四、功能模块

1、十进制计数器

利用十进制计数器74LS160构成十进制计数器，只需将使能端接高电平，置数端和清零端接高电平，时钟端给脉冲信号即可，如图4-1。

图4-1 十进制计数器

2、60秒计数器

利用两片十进制计数器74LS160采用异步清零法构成六十进制实现60秒计数器，第一片的使能端接高电平，第一片的进位端接第二片的使能端，将第二片的输出端的数字六通过两输入的与非门送回第二片的清零端，同时给两片芯片的

7

时钟端加脉冲源，即可实现60秒计数器，如图4-2。

图4-2 60秒计数器

3、脉冲源（555定时器组成多谐振荡器）

用555定时器组成的多谐振荡器，其周期计算公式为T=0.69（R4+2*R5）*C1，为了得到10HZ脉冲，经过计算各元器件的取值如图4-3。

VCC5VR490.188kΩRSTDISTHRTRICONA1VCCOUTR57.215mΩGNDR6100Ω555_VIRTUALC110nFC210nF图4-3 555定时器组成的多谐振荡器

8

4、连续/暂停控制模块（SR锁存器）

当开关向左闭合时，SR锁存器将时钟信号封锁；当开关向右闭合时，时钟信号能够顺利送给74LS160的时钟端，从而实现连续和暂停的功能，如图4-4。

U12V1NAND2&VCC5V300 Hz VCC5 V 5VU13U14R2NAND2NAND210kΩ&&R310kΩS1Key = Space 图4-4 SR锁存器

5、蜂鸣器控制模块

通过组合逻辑电路，当输出为高电平的时候蜂鸣器响，如图4-5。

1U191U15>=NOR4>=NOR4&U17AND3&U181U16X1AND2>=OR22.5 V 图4-5 蜂鸣器模块

五、总体设计电路图

9

1、总体电路图

总体设计电路图，如图5-1。

S2R110kΩU11B&VCC5VU511121314QDQCQBQADCBACLK15RCOENPENT~LOAD~CLR654327109115RCOU674LS00D11121314QDQCQBQADCBACLKENPENT~LOAD~CLR654327109115RCO11121314QDQCQBQAU7DCBACLKENPENT~LOAD~CLR65432710911511121314U8QDQCQBQADCBACLKRCOENPENT~LOAD~CLR6543271091Key = A U9A74LS04D74LS160DU1U10NOTVCCU25V74LS160DU474LS160DU374LS160DDCD_HEXDCD_HEXDCD_HEXDCD_HEXVCCVCC5VV1U19NOR4U15NOR4>=1>=1&5VU12NAND2VCC5VU17AND3VCC5VR6100Ω555_VIRTUAL&&R490.188kΩRSTDISTHRTRICONA1VCCOUT300kHz 5 V U13NAND2&&U14NAND2R210kΩR57.215mΩGNDU18AND2U16OR2>=1X12.5 V R310kΩS1Key = Space C110nFC210nF

图5-1 总体电路图

第一个十进制模块（0.1s位）的进位端接60进制计数器的使能端，60进制计数器的置数信号接第二个十进制(min个位)的使能端；将四片74LS160芯片的清零端接到清零控制模块；将 555定时器组成的10HZ多谐振荡器和SR锁存器通过一个与非门接到四片芯片的时钟端；将蜂鸣器通过组合逻辑电路接入总电路中，实现每隔30s响一下的功能。

2、硬件仿真部分

（1）列写试验所用的芯片及仪器清单，跟老师领取芯片及仪器。 （2）按照设计电路进行硬件连接。 （3）验证电路，其硬件实验图如图5-2。

10

图5-2 硬件实验图

硬件部分比较顺利，由于在设计阶段就本着“以最简单最可靠的设计完成最多的动作要求”的原则，使得我的整个设计很简洁，硬件部分也率先完成了连接，得益于设计的简洁，部件的故障和接线的错误率大大降低，最终成功印证理论的设计。

六、结论与心得

这次课程设计实验可以说是收获很多，尽管在开始的时候遇到很多的困难，但在自己的努力和同学的帮助下，最后还是顺利的完成了本次课程设计。

刚开始着手的时候，有些困难，没有什么思路，不知道从哪里下手。后来经过一段时间的复习和调整，逐步对这次的设计有了认识和了解，题目虽然看似不那么复杂，但是有些条件实现起来确实需要技巧和清晰的思路。

例如：用开关实现控制秒表保持和清零的功能，这部分我始终难以找到最佳的方案，先开始尝试用单稳态触发器来实现，但是对其功能不是很熟悉，致使功能实现出现了障碍。后来改用了SR触发器，SR触发器不会因为前后时钟脉冲的变化而改变，利用这一点，在一次一次的连接尝试下，终于找到方法，也顺利的实现了开关控制环节。

11

再例如：构成六十进制计数那里，先开始采用同步置数方式，但是芯片工作起来不能和开关的控制统一步调，最后在同学的提示下，尝试用异步清零方式，结果实现了六十进制的计数。

俗话说：“宝剑锋从磨砺出，梅花香自苦寒来。不经一番彻骨寒，哪得梅花扑鼻香”；本次课程设计使我对数字电子技术有了更进一步的熟悉，实际操作和课本上的知识有很大联系，但又高于课本，一个看似很简单的电路，要动手把它设计出来就比较困难了，要把课本上所学到的知识和实际联系起来，才能具备事半功倍的效果。于此同时，通过本次电路的设计，不但巩固了所学知识，也使我们把理论与实践从真正意义上结合起来，增强了学习的兴趣，考验了我们借助互联网络搜集、查阅相关文献资料，和组织材料的综合能力。

这次实验总体还算成功，希望以后多一些这类的实验，来增强我们的动手能力，为以后的学习实践打下坚实的基础。

12